Sí, es una locura lo que las placas de voltajes automáticos están usando con EXPO y XMP. Esto ha sido un problema durante mucho tiempo, donde simplemente los maximizan o incluso van más allá de lo que es seguro, como lo fue en el pasado con XMP y el voltaje VCCSA. ¿Quizás incluso hoy?
Siempre han querido aplicar tanta tensión como creían que podían salirse con la suya y, durante mucho tiempo, me negué incluso a arrancar con XMP habilitado (yendo directamente a la configuración manual) después de ver que algunas de mis placas P45 intentaban enviar 1,65v a través del MCH con XMP habilitado.
Sin embargo, AMD acaba de tener su gran fiasco sobre el vSOC excesivo de Raphael(-X) (que inicialmente era claramente inseguro ya que muchas placas estaban configurando VDD, VDDQ, VDDIO
y VSOC todo al mismo voltaje, a menudo por encima de 1,4v) y evitó por poco una pesadilla de relaciones públicas prolongada a través de rápidas actualizaciones de AGESA que redujeron drásticamente el vSOC permitido. Espero que la reacción de AMD aquí, que eliminó 150 mV de lo que la mayoría de las placas podían establecer, fuera lo suficientemente agresiva como para evitar que algo así volviera a suceder en esta plataforma.
Por supuesto, esto debe sopesarse con la presión de los fabricantes de memoria y placas que quieren asegurarse de que sus costosos productos ofrezcan algún tipo de ventaja perceptible y obtengan suficiente voltaje para ser estables en la configuración que anuncian, pero los kits más rápidos que ejecutan 1:1 UCLK:MCLK listos para usar son 6000MT/s e incluso las muestras débiles de Raphael/Granite Ridge pueden hacer 6000MT/s 1:1 con ~1,2 vSOC. Los kits de gama alta, incluidos los nuevos elementos EXPO de 8000MT/s compatibles, son 1:2 con el controlador de memoria funcionando a la mitad de velocidad que necesitan aún menos vSOC. Por lo tanto, dudo que la razón del límite de 1,3 V fuera para complacer a terceros y sospecho que está ahí para proteger los propios márgenes de AMD.
Luego, como dijiste, también tienes configuraciones de loadline a tener en cuenta, tienes sobreimpulsos y caídas durante los picos de carga y más allá de eso, incluso diferencias entre lo que se selecciona en la bios y lo que el chip realmente recibe si uno fuera a poner un osciloscopio en la placa base, incluso para el troquel de E/S, ya que es básicamente una PU en sí misma, muy parecida al troquel de la CPU.
En mi opinión, creo que estas son razones suficientes para ser bastante conservador al acercarse a los voltajes máximos seguros (supuestos). Es decir, si uno quiere mantener la CPU por un tiempo
El problema con tratar de tomar mediciones de voltaje externas en estas piezas es que hay una impedancia significativa desde el zócalo hasta el troquel y no hay forma física de medir los voltajes en el troquel que no sean los sensores SVI3. Incluso conectar un osciloscopio directamente a los pines del zócalo solo puede revelar mucho sobre lo que el SOC realmente está obteniendo.
AMD tiene que asumir algunas travesuras de VRM y que los fabricantes de placas usarán el valor SVI3 más bajo al adherirse a cualquier límite (y la CPU solo puede leer directamente los valores SVI3 de todos modos), lo que sugiere que ya trabajaron en márgenes razonables. Si las lecturas del sensor VRM son bastante cercanas a lo que puedo medir en los condensadores de filtrado de salida o en la parte posterior del zócalo, las lecturas SVI3 son moderadamente más bajas que eso, y todas disminuyen bajo carga, nada me parece sospechoso y no me preocuparé demasiado por los transitorios.
De todos modos, no estoy en desacuerdo con su razonamiento o recomendación, solo estoy elaborando el mío.