Il y a ce guide : MemTestHelper/DDR4 OC Guide.md at oc-guide · integralfx/MemTestHelper
Bien qu'il soit écrit pour la DDR4 et que les recommandations de timing spécifiques ne s'appliquent pas vraiment, le principe et l'ordre de resserrement des timings restent les mêmes (abaisser un timing à la fois, tester la stabilité, répéter).
Voici ce qui a changé en termes d'OC DDR5 sur les processeurs Intel :
VDD/VDDQ : 1,35 V
tCL 11 ns
tRCD 13 ns
tRP 13 ns
tRAS 13 ns
tRFC 130 ns
tRFCpb 90 ns
Notez que j'ai listé ces valeurs en termes de temps absolu, et vous devrez les multiplier par la fréquence réelle pour obtenir un timing suggéré.
Exemple : tCL à DDR5-5600
DDR5-5600 a une fréquence réelle de 2,8 GHz
tCL est suggéré 11 ns
tCL en ticks = 11 ns * 2,8 GHz = 30,8
Arrondi au supérieur au multiple de 2 le plus proche, nous obtenons tCL 32 comme point de départ.
Pour le reste des timings, nous obtenons alors
tRCD 37
tRP 37
tRAS 37
tRFC 364
tRFCpb 252
J'utilise GigaHertz ici car Giga (10^9) complète nano (10^-9) de sorte que je n'ai pas besoin de multiplier ou de diviser par 1000
J'espère que cela vous sera au moins un peu utile.
Bien qu'il soit écrit pour la DDR4 et que les recommandations de timing spécifiques ne s'appliquent pas vraiment, le principe et l'ordre de resserrement des timings restent les mêmes (abaisser un timing à la fois, tester la stabilité, répéter).
Voici ce qui a changé en termes d'OC DDR5 sur les processeurs Intel :
- tCL doit être un multiple du rapport de démultiplication, en mode 2 cela signifie qu'il doit être un nombre pair, tandis que le mode 4 signifie qu'il doit être un multiple de 4
- tRCD et tRP sont désormais des timings distincts
- tREFI peut désormais fonctionner jusqu'à 262143, c'est le seul timing où plus = mieux.
- Les timings tertiaires pour Intel sur DDR5 sont désormais au minimum de 7, plutôt que de 4.
- En raison du nombre accru de banques sur DDR5, les timings _dg ont un impact significatif sur les performances, les timings _sg ne font pas la même différence.
- tRFCpb / tRFCsb est un nouveau timing, qui rafraîchit une seule banque, ce qui permet au processeur d'accéder toujours à la mémoire pendant le rafraîchissement des données. Le serrage fonctionne de la même manière que tRFC.
- Certains préréglages testmem5 fonctionnent mieux que d'autres, ironiquement, j'ai constaté que 1usmus_v3 fonctionne assez bien.
- tWR est contrôlé par tWRPRE et tWRPDEN, si vous voulez une formule : tWR = tWRPDEN - (tCWL + 8)
- tWTR_S et tWTR_L sont contrôlés par tWRRD_dg et tWRRD_sg respectivement. tWRRD_dg et _sg peuvent avoir un impact significatif sur les performances, et ils ne peuvent souvent resserrer que 2 à 6 coches par rapport aux timings d'origine.
VDD/VDDQ : 1,35 V
tCL 11 ns
tRCD 13 ns
tRP 13 ns
tRAS 13 ns
tRFC 130 ns
tRFCpb 90 ns
Notez que j'ai listé ces valeurs en termes de temps absolu, et vous devrez les multiplier par la fréquence réelle pour obtenir un timing suggéré.
Exemple : tCL à DDR5-5600
DDR5-5600 a une fréquence réelle de 2,8 GHz
tCL est suggéré 11 ns
tCL en ticks = 11 ns * 2,8 GHz = 30,8
Arrondi au supérieur au multiple de 2 le plus proche, nous obtenons tCL 32 comme point de départ.
Pour le reste des timings, nous obtenons alors
tRCD 37
tRP 37
tRAS 37
tRFC 364
tRFCpb 252
J'utilise GigaHertz ici car Giga (10^9) complète nano (10^-9) de sorte que je n'ai pas besoin de multiplier ou de diviser par 1000
J'espère que cela vous sera au moins un peu utile.
