Jest ten przewodnik: MemTestHelper/DDR4 OC Guide.md at oc-guide · integralfx/MemTestHelper
Chociaż jest napisany dla DDR4, a konkretne zalecenia dotyczące taktowania tak naprawdę się nie sprawdzają, to zasada i kolejność zaostrzania taktowania pozostaje taka sama (obniżanie jednego taktowania na raz, testowanie stabilności, powtarzanie).
Oto, co się zmieniło w zakresie DDR5 OC na procesorach Intel:
VDD/VDDQ: 1,35V
tCL 11 ns
tRCD 13 ns
tRP 13 ns
tRAS 13 ns
tRFC 130 ns
tRFCpb 90 ns
Zauważ, że wymieniłem te wartości w kategoriach czasu bezwzględnego i będziesz musiał pomnożyć je przez rzeczywistą częstotliwość, aby uzyskać sugerowane taktowanie.
Przykład: tCL przy DDR5-5600
DDR5-5600 ma rzeczywistą częstotliwość 2,8 GHz
tCL sugerowane 11 ns
tCL w tyknięciach = 11 ns * 2,8 GHz = 30,8
Zaokrąglone w górę do najbliższej wielokrotności 2, otrzymujemy tCL 32 jako punkt wyjścia.
Dla reszty czasów otrzymujemy wtedy
tRCD 37
tRP 37
tRAS 37
tRFC 364
tRFCpb 252
Używam tutaj GigaHertz, ponieważ Giga (10^9) uzupełnia nano (10^-9), więc nie muszę mnożyć ani dzielić przez 1000
Mam nadzieję, że to przynajmniej w pewnym stopniu Ci pomoże.
Chociaż jest napisany dla DDR4, a konkretne zalecenia dotyczące taktowania tak naprawdę się nie sprawdzają, to zasada i kolejność zaostrzania taktowania pozostaje taka sama (obniżanie jednego taktowania na raz, testowanie stabilności, powtarzanie).
Oto, co się zmieniło w zakresie DDR5 OC na procesorach Intel:
- tCL musi być wielokrotnością przełożenia, w trybie 2 oznacza to, że musi być liczbą parzystą, podczas gdy tryb 4 oznacza, że musi być wielokrotnością 4
- tRCD i tRP są teraz oddzielnymi czasami
- tREFI może teraz działać do 262143, to jedyny czas, w którym wyższy = lepszy.
- Dodatkowe czasy dla Intela na DDR5 wynoszą teraz minimum 7, a nie 4.
- Ze względu na zwiększoną liczbę banków w DDR5, czasy _dg mają znaczący wpływ na wydajność, czasy _sg nie robią takiej samej różnicy.
- tRFCpb / tRFCsb to nowy czas, który odświeża pojedynczy bank, co pozwala procesorowi na dostęp do pamięci podczas odświeżania danych. Dokręcanie działa podobnie do tRFC.
- Niektóre presety testmem5 działają lepiej niż inne, co ciekawe, stwierdziłem, że 1usmus_v3 działa całkiem dobrze.
- tWR jest kontrolowany przez tWRPRE i tWRPDEN, jeśli chcesz wzór: tWR = tWRPDEN - (tCWL + 8)
- tWTR_S i tWTR_L są kontrolowane odpowiednio przez tWRRD_dg i tWRRD_sg. tWRRD_dg i _sg mogą mieć znaczący wpływ na wydajność i często mogą dokręcać tylko 2-6 tyknięć od standardowych czasów.
VDD/VDDQ: 1,35V
tCL 11 ns
tRCD 13 ns
tRP 13 ns
tRAS 13 ns
tRFC 130 ns
tRFCpb 90 ns
Zauważ, że wymieniłem te wartości w kategoriach czasu bezwzględnego i będziesz musiał pomnożyć je przez rzeczywistą częstotliwość, aby uzyskać sugerowane taktowanie.
Przykład: tCL przy DDR5-5600
DDR5-5600 ma rzeczywistą częstotliwość 2,8 GHz
tCL sugerowane 11 ns
tCL w tyknięciach = 11 ns * 2,8 GHz = 30,8
Zaokrąglone w górę do najbliższej wielokrotności 2, otrzymujemy tCL 32 jako punkt wyjścia.
Dla reszty czasów otrzymujemy wtedy
tRCD 37
tRP 37
tRAS 37
tRFC 364
tRFCpb 252
Używam tutaj GigaHertz, ponieważ Giga (10^9) uzupełnia nano (10^-9), więc nie muszę mnożyć ani dzielić przez 1000
Mam nadzieję, że to przynajmniej w pewnym stopniu Ci pomoże.
